英特爾（Intel）與 EDA 大廠 Cadence 於 27 日宣布，Cadence 的 AI 驅動數位與客製化參考流程、工具與解決方案，已正式通過 Intel 18A-P 與 14A 製程認證。這標誌著雙方在先進製程生態系整合上邁出了重要一步。
雙方合作的關鍵突破
此次獲得認證的流程，涵蓋了 Cadence 完整的 AI 驅動實作、驗證與簽核工具鏈，包括合成、布局繞線、時序與功耗簽核、實體驗證、可靠度驗證，以及類比／客製化設計等環節。這些流程已針對 Intel 18A-P 與 14A 的製程設計套件（PDK）進行了調校，旨在幫助晶片設計團隊以更接近量產的方式，快速導入英特爾的先進節點。
Cadence 表示，這套工具鏈能夠在可製造性、可靠度與良率上獲得共同驗證，進一步提升設計效率。
各方反應
英特爾表示，這次的合作將有助於加速 AI、高效能運算（HPC）與行動 SoC 等產品的開發。英特爾與 Cadence 已在 Intel 18A 製程上完成了介面與記憶體 IP 的矽驗證，證明了雙方技術的相容性。
另一方面，Cadence 強調，這套經認證的工具鏈特別適合多晶片架構的設計，可以減少資料轉換步驟，支援並行設計，並在早期進行熱效應、訊號完整性與電源完整性分析，從而降低複雜多晶片整合的設計門檻。
背景補充
英特爾與 Cadence 的合作由來已久。雙方此前已針對 Intel 18A 與 18A-P 擴充設計 IP，以及鎖定 Intel 14A 的多年 DTCO（設計技術協同最佳化）合作進行了深入交流。這次的認證建立在英特爾最新製程設計套件（PDK）之上，進一步鞏固了雙方的合作基礎。
英特爾 18A-P 與 14A 製程分別採用了不同的技術路線。18A-P 主要瞄準高效能運算和高端消費市場，而 14A 則通過 RibbonFET 2 與 PowerDirect 技術，預期在相同功耗下帶來更佳效能，適用於雲端 AI 加速器、邊緣運算與高階行動裝置等市場。
從產業面來看，英特爾與 Cadence 的這次合作，不僅是技術上的突破，更是對現有晶片製造生態系的一次強化。AI 驅動的設計流程能夠大幅提高設計效率，加速產品上市時間，對於競爭激烈的半導體市場具有重要意義。
雙方還共同開發了支援英特爾嵌入式多晶片互連橋接技術 EMIB 與 EMIB-T 的先進封裝參考設計流程。這套流程可以減少資料轉換步驟，支援多晶片架構的並行設計，並在早期進行熱效應、訊號完整性與電源完整性分析，降低複雜多晶片整合的設計門檻。
後續觀察
未來，英特爾與 Cadence 的合作將如何影響半導體產業格局，仍有待進一步觀察。雙方的合作成果能否在市場上得到廣泛認可，也將是衡量這次合作成功的重要指標。
如果你對半導體產業的發展感興趣，不妨關注英特爾與 Cadence 的後續動態，了解這兩家公司在 AI 設計流程上的最新進展。
本文改寫整理自公開新聞來源，原始報導由科技新報發布。
常見問題 FAQ
英特爾與 Cadence 合作的主要內容是什麼？
英特爾與 Cadence 合作的主要內容是 Cadence 的 AI 驅動數位與客製化參考流程、工具與解決方案已通過 Intel 18A-P 與 14A 製程認證，旨在幫助晶片設計團隊快速導入英特爾的先進節點。
這次合作對哪些產品有影響？
這次合作主要影響 AI、高效能運算（HPC）與行動 SoC 等產品的開發，這些產品可以受益於更高效的設計流程。
英特爾 18A-P 與 14A 製程的差異是什麼？
英特爾 18A-P 主要瞄準高效能運算和高端消費市場，而 14A 則通過 RibbonFET 2 與 PowerDirect 技術，預期在相同功耗下帶來更佳效能，適用於雲端 AI 加速器、邊緣運算與高階行動裝置等市場。
※ 此篇文章由 AI 改寫或生成，內容僅供參考，可能存在錯誤或不準確之處。
