事件總覽：從2026年6月VLSI研討會上發表實測數據，到確定下一代資料中心處理器Diamond Rapids將搭載18A-P製程，英特爾用數千片晶圓、約六萬顆量產晶粒證明一件事：GAA與背面供電的黃金組合，已經從實驗室走進產線。
說真的，過去幾年我們聽太多半導體廠商的「技術突破」了。大部分是在研討會上用精美的投影片說故事，然後跟你說「預計202X年量產」。但這一次，英特爾在夏威夷舉辦的VLSI技術與電路研討會上，拿出來的東西有點不一樣。
不是理論推導，不是單顆實驗晶片的幸運樣本，而是基於intel 18A製程首款產品Panther Lake（Core Ultra 3系列）在數千片晶圓與約六萬顆量產晶粒上的實測數據。這個樣本數，已經不是「展示」，是「證明」了。
📅 2026年6月：VLSI研討會上的關鍵數據發表
在VLSI技術與電路研討會上，英特爾發表了經同儕審查的論文，披露18A-P製程的實測效能。最驚人的數字出現在低電壓區間：在0.5V低電壓運作下，GAA-BSPD核心比同級FinFET核心實現了高達30%的工作頻率提升。
這個數字為什麼重要？因為在低電壓下，晶片設計百分之百受到電晶體性能限制——沒有任何其他環節可以掩護。RibbonFET的閘極四面環繞通道結構能調降臨界電壓，PowerVia移往晶圓背面供電能減少IR drop電壓降，這兩個優勢會以「一比一」的效率直接轉化為核心頻率提升。意思是：技術有沒有料，在低電壓下一翻兩瞪眼。
即便在高電壓區間（0.95V和1.1V），GAA-BSPD轉化電晶體前端增益為核心頻率的效率，也分別比FinFET提升了7.5%與5.0%。換句話說，從低電壓到高電壓，這個新製程全面碾壓FinFET世代——沒有任何妥協，只有全面進化。
📅 2026年上半年：四大設計槓桿逐一驗證
為了突破導線延遲這個物理極限，英特爾同時導入四項關鍵技術。其中已經在intel 18A與18A-P上量產的PowerVia背面供電，能降低約十倍的動態電壓突降，換算下來是5%到6%的頻率提升，或者反過來說，可以省下超過15%的動態功耗。
另外兩項技術則專屬於18A-P製程。第一是在金屬棧頂部引入兩層額外的粗節距金屬層，用低電阻導線減少阻容延遲（RC延遲），在1.1V下能提升3%頻率，在0.65V下提升2%，同時減少2%功耗。第二是「功率提升」（Power boost），利用PowerVia實現正面與背面直接接觸，加速RibbonFET的電流進出——這是18A-P獨有的強化技術，連18A都沒有。
有趣的是散熱這一塊。英特爾透過更薄、導熱性更佳的鍵合氧化層來排熱，在高功率運作下散熱效能提升約40%。這不是一個獨立的技術突破，但它是讓前面所有頻率提升「能持續運作」的關鍵。沒有散熱，一切都是紙上談兵。
📅 2024年第二季至今：Panther Lake量產數據逐步浮現
在此之前，英特爾的18A製程一直是市場上的「問號」。有人質疑良率，有人質疑效能，更多人質疑的是「到底能不能量產」。但這次的數據來源不是實驗室，而是Core Ultra 3系列（代號Panther Lake）量產後的實際晶圓數據。數千片晶圓、約六萬顆晶粒的樣本規模，已經讓質疑者很難再用「運氣好」來解釋。
這直接導致了英特爾在資料中心處理器布局上的信心大增。Diamond Rapids不再是「紙上規劃的產品」，而是有了明確的製程地基。
📅 預計2026年後：Diamond Rapids的完整設計浮上檯面
有了18A-P這個地基，Diamond Rapids的設計規格也跟著明朗。跟前代Xeon 6相比，Diamond Rapids的核心數量將暴增50%——這不是一個小數字。更關鍵的是，英特爾把先前Xeon 6+在高效率核心上累積的每瓦效能增益，全部投入Diamond Rapids的「效能核心」上。意思是，這50%的核心增加不會換來功耗失控，而是紮實的效能輸出。
為了餵飽這些核心，英特爾同時重構了記憶體架構，把頻寬直接翻倍，並全面支援PCIe Gen 6。I/O模組也被移動到封裝正中央，讓每一個核心都擁有均勻的記憶體存取延遲——這在AI與高效能運算場景中是致命關鍵。當你跑大規模模型時，任何一個核心的記憶體延遲不均，都會拖慢整個訓練速度。
編輯觀點：從產業面來看，英特爾這次拿出的不是「PPT上的技術」，而是已經在六萬顆晶粒上跑過一遍的數據。但話說回來，18A-P真正要面對的考驗不在實驗室，而在資料中心機房裡——散熱、功耗、良率、客戶信任，這些都不是一兩篇論文能解決的。Diamond Rapids能不能真的從AMD手中搶回市占，關鍵不在製程數據多漂亮，而在產品上市時，客戶願不願意為了這30%的低電壓效能提升買單。如果價格、生態系、軟體優化沒跟上，再好的製程也只是叫好不叫座。
📅 更遠的未來：釕互連與3D堆疊
英特爾同時展示了更長遠的技術布局。為了應對導線電阻這個物理極限，他們正在研發減除法釕金屬互連搭配空氣間隙技術，能比傳統銅導線降低約35%的電容。釕金屬在極小間距下能維持電阻線性特性——這直接解決了銅導線因晶界效應導致電阻飆升的痛點。
此外，3D垂直邏輯堆疊也是研發中的方向。概念很簡單：讓訊號透過垂直短跳躍傳輸，取代過去冗長的平面佈線。如果這個技術成熟，晶片內部的訊號傳輸延遲將出現結構性的改變。
不過說真的，這些都還是「下一階段」的事。就像FinFET經歷了四個世代才走到極限，GAA與背面供電的結合如今也才剛跨出第一步。英特爾這次在18A-P上做的事，比較像是在告訴市場：摩爾定律還沒死，只是換了跑道。
至今影響與未來展望
回頭看這段時間軸，從Panther Lake的量產數據驗證，到Diamond Rapids的完整設計浮現，英特爾在18A-P製程上走了一條跟過去很不一樣的路。不是先發表產品再想辦法量產，而是先讓數千片晶圓、六萬顆晶粒在產線上跑過一遍，確認數據漂亮了，才拿出來說「這是我們下一代的武器」。
對資料中心客戶來說，Diamond Rapids承諾了50%更多的核心、翻倍的記憶體頻寬、均勻的延遲表現，還有一顆在低電壓下能比FinFET快30%的運算核心。但最終的考驗只有一個：當這顆處理器裝上伺服器、通電運轉之後，每瓦效能能不能打敗AMD的EPYC？總體持有成本能不能說服CIO把預算撥過來？
就像英特爾自己在論文中揭示的——GAA與背面供電的結合才剛跨出第一步。這一步走得很扎實，但後面的路還很長。我們會持續關注Diamond Rapids的上市進度，以及它到底能不能在資料中心市場掀起一場真正的「效能風暴」。
下一步，你想看到什麼？
Diamond Rapids的效能數據已經陸續出爐，但真正決定它成敗的，是上市後的實際功耗表現、價格定位，以及最重要的——客戶實際部署後的效能回報。如果你也在關注資料中心處理器的採購決策，先把18A-P的技術數據放在心裡，等Diamond Rapids正式上市後，盯著那些「實際機房測試報告」看。那個時候，數字才會說真話。
有興趣的朋友，可以先去追蹤The Futurum Group的完整報告，或是直接上VLSI研討會的論文資料庫查閱原始數據。我們也會在Diamond Rapids有進一步消息時，第一時間為你拆解。
本文改寫整理自公開新聞來源，原始報導由科技新報發布。
常見問題 FAQ
英特爾18A-P製程跟18A有什麼不同？
18A-P是18A的強化版，多了兩項專屬技術：額外兩層粗節距金屬層來減少阻容延遲，以及透過PowerBoost實現正面與背面直接接觸來加速電流進出。簡單說，18A是基礎版，18A-P是「效能加掛版」。
Diamond Rapids的核心數比Xeon 6多多少？
根據英特爾公布的規格，Diamond Rapids將提供比前代Xeon 6多出50%的核心數。這不是小幅度升級，而是架構性的核心數量暴增，目標是滿足AI與高效能運算對平行處理能力的極端需求。
GAA電晶體跟FinFET到底差在哪？
FinFET的閘極只有三面接觸通道，GAA（RibbonFET）則是四面環繞。這讓GAA能更精確地控制電流，在低電壓下尤其明顯。英特爾的數據顯示，在0.5V低電壓下，GAA-BSPD核心比同級FinFET快了30%。
PowerVia背面供電為什麼能提升效能？
傳統供電線路跟訊號線路擠在晶圓正面，會互相干擾。PowerVia把供電移到背面，減少約十倍的動態電壓突降，直接換來5%到6%的頻率提升，或者反過來省下超過15%的功耗。
Diamond Rapids什麼時候會正式上市？
英特爾尚未公布確切的上市時間表，但按照產品規劃節奏，Diamond Rapids會在intel 18A-P製程成熟後推出。建議關注英特爾官方發布的產品時程，我們也會在獲得確切資訊後第一時間更新。
※ 此篇文章由 AI 改寫或生成，內容僅供參考，可能存在錯誤或不準確之處。
