半導體產業的記憶體軍備競賽，在 AI 浪潮下迎來全新戰場。當算力不再是唯一瓶頸，記憶體頻寬與功耗成為新一代 AI 加速器的「阿基里斯腱」，HBM（高頻寬記憶體）的技術演進，直接決定了下一代 AI 晶片的性能天花板。
就在 Hot Chips 2026 這場半導體界的年度盛會上，三星揭露了其 HBM 技術的完整演進路徑，清楚地將未來發展切分為三個階段。從釋放運算晶片面積、擴充記憶體容量，到最終實現 zHBM 的 3D 垂直整合，這不僅是一份技術藍圖，更是一封針對 AI 基礎建設市場發出的戰書。
第一階段：把 xPU 的「家事」搬給 HBM 做
要理解三星的企圖，得先回頭看 HBM 的結構。標準的 HBM 堆疊由負責儲存資料的 Core Die（核心晶片）與底部的 Base Die（基礎晶片）組成。過去，Base Die 的角色相對單純，主要處理基本的資料路徑與測試功能。
三星現在要做的事，說白了就是「家務外包」。三星 DRAM 設計團隊成員 Sangwook Han 在會中解釋，他們利用先進邏輯製程，在客製化 HBM 的 Base Die 中整合了類似 SoC 的複雜功能，同時保留標準的 Core Die 堆疊。這麼做的目的只有一個：把原本佔用 AI 晶片（xPU）面積的部分功能，搬到 HBM 底部的 Base Die 裡。
這招高明在哪？釋放出來的 xPU 晶片面積，可以拿去塞更多 CPU、GPU 或 NPU 運算單元。對於動輒數千億電晶體的 AI 晶片來說，每一平方毫米的空間都極度珍貴。與此同時，三星在 HBM4 導入 D2D PHY 介面，縮短 HBM 與 xPU 間的實體傳輸路徑，進一步壓低功耗。
不過，效能提升總伴隨著代價。從 HBM4 過渡到 HBM5，局部熱點（Thermal Hotspots）問題開始浮現。對此三星提出 HPB（熱傳導路徑區塊）技術對症下藥，號稱能將峰值溫度降低超過 35％，涵蓋一半的 PHY 區域。說真的，在資料中心機櫃裡，溫度降低 35％ 絕對是相當有感的數字。
第二階段：不放過 Base Die 的任何一寸閒置空間
如果第一階段是「釋放面積」，第二階段就是「榨乾剩餘價值」。三星打算在 Base Die 的閒置空間中，整合記憶體擴充控制器與 PHY，直接增加額外的記憶體容量。
這背後有個很實際的產業痛點：AI 大模型的上下文視窗（Context Window）正在急劇擴大，這直接導致 KV Cache（鍵值快取）的容量需求暴增。Base Die 上那些原本空著的區域，現在成了三星眼中的「未開發金礦」。
把這些空間拿來裝快取記憶體，等於在不增加 HBM 堆疊層數的前提下，硬是擠出更多容量。對於那些正在為 LLM 推理成本傷腦筋的雲端服務商來說，這種「空間回收」的思維，或許比單純追求高頻寬更務實一些。
第三階段：zHBM 的 3D 大夢
真正讓技術圈眼睛一亮的，是第三階段：zHBM。三星這次提出的 zHBM 方案，跳脫了傳統 2.5D 封裝的思維，直接把 HBM 堆疊垂直放到 XPU 正上方，連中介層（Interposer）都省了。
這種 3D 整合的想像空間非常大。採用分散式 I/O（Distributed I/O）架構後，資料傳輸距離大幅縮短，也能移除傳統 2D 介面中功耗較高的 SerDes 電路。根據三星在會中揭露的數據，與標準 HBM4E 堆疊相比，zHBM 可提升 70％ 能源效率、DRAM 頻寬增加 230％，每個 DRAM 模組最多節省 100W 功耗。
此外，三星特別以 GPU 為例計算：配置 4 組 zHBM 堆疊後，GPU 能額外獲得 8.3％ 的功耗空間——這代表在相同功耗牆下，GPU 可以跑更高頻率，或塞進更多運算單元。
但要實現 zHBM，三星眼前還有兩座技術大山要爬：WoW（晶圓對晶圓）與 HCB（混合立方鍵合）等先進封裝技術。這類 3D 堆疊對散熱、應力與良率的要求極為嚴苛，不是喊喊口號就能量產的。
編輯觀點：從三星這份藍圖來看，HBM 的競爭已經從「誰堆得高」進化到「誰整合得深」。把邏輯功能塞進 Base Die、再從 2.5D 走向 3D，表面上是技術演進，背後其實是記憶體廠與晶圓代工廠的勢力版圖重劃。三星同時握有記憶體與邏輯製程，在這場比賽中確實有「左右手互補」的先天優勢。不過話說回來，zHBM 喊出的 230％ 頻寬提升是在特定條件下的理論值，實際量產後的功耗與散熱表現，才是決定這技術到底是「殺手級應用」還是「實驗室玩具」的關鍵分水嶺。對一般消費者來說，這可能很遙遠，但明後年旗艦手機的 AI 算力，其實就從這些封裝技術的突破而來。
市場棋局：三星與 SK 海力士的龜兔賽跑
就在不久前，SK 海力士才剛揭露自己的 HBM 下一代技術藍圖，同樣瞄準 3D 封裝結構。兩家韓國記憶體大廠，不約而同地朝「把記憶體堆在運算晶片上」的方向前進，這不是巧合，而是整個 AI 產業對「功耗牆」與「記憶體牆」的集體焦慮。
三星這次的發表，明顯想傳達一個訊息：我不只是記憶體供應商，我是能夠提供「記憶體＋邏輯＋封裝」一站式解決方案的合作夥伴。尤其三星同時具備先進邏輯製程與記憶體產能，這張牌打得確實有底氣。
但 SK 海力士在 HBM 市場的先行者優勢不容小覷，現階段 NVIDIA 的 HBM 訂單仍主要由海力士與三星分食。三星的 zHBM 要從 Hot Chips 的簡報頁面走進量產線，還需要時間驗證。
給產業觀察者的幾句話
如果你問我，這份藍圖最值得關注的亮點是什麼？我的答案不是頻寬增加多少趴，也不是功耗節省多少瓦。最關鍵的訊號是：HBM 的「標準化」時代正在終結，取而代之的是深度「客製化」與「整合化」。
未來的 AI 晶片設計，記憶體不再只是被動配合的周邊元件，而是與運算單元共同設計、共同優化的核心夥伴。對於臺灣的 IC 設計服務公司、IP 供應商與封測廠來說，這波 3D 整合趨勢帶來的系統級設計挑戰，反而是最實質的商機。
你不必現在就去追 zHBM 的規格數字，但可以開始思考：當記憶體與運算的界線愈來愈模糊，你手上正在進行的產品規劃，準備好面對這個新世界了嗎？
本文改寫整理自公開新聞來源，原始報導由科技新報發布。
常見問題 FAQ
三星 zHBM 跟傳統 HBM 最大的差別是什麼？
最大的差別在於 zHBM 採用 3D 垂直堆疊，直接把 HBM 放在 XPU 上方，省去中介層（Interposer），大幅縮短資料傳輸距離，從而提升頻寬與能源效率。
zHBM 何時會量產？一般消費者買得到嗎？
三星尚未公布明確的量產時程，目前 zHBM 仍在技術開發與驗證階段。這類產品初期鎖定資料中心與 AI 加速器市場，一般消費者不會直接購買，但未來高階手機與筆電的 AI 算力將受惠於此技術。
三星 HBM 技術跟 SK 海力士相比，誰比較有優勢？
兩家技術路徑相似，都朝 3D 堆疊發展。三星的優勢在於同時擁有記憶體與邏輯製程，能提供更完整的整合方案；SK 海力士則在 HBM 量產經驗與 NVIDIA 供應鏈中具先行者優勢。
什麼是 Base Die？為什麼它變得這麼重要？
Base Die 是 HBM 堆疊結構底部的邏輯晶片，過去只負責基本控制功能。三星現在把它升級為整合 SoC 級功能的「大腦」，不僅能分擔 xPU 的工作，還能利用閒置空間擴充記憶體容量。
※ 此篇文章由 AI 改寫或生成，內容僅供參考，可能存在錯誤或不準確之處。
